铁电存储器基本架构

铁电存储器的核心是铁电存储单元，我们铁电存储器的绝大部分电路都是围绕着存储单元来设计的。而铁电存储器除了存储单元组成的存储阵列外，一般还包括以下几个模块：译码电路、控制逻辑电路、灵敏放大器模块、ECC 模块、数据通路、地址通路等。下面将结合图 2-7 说明各个模块的作用。

译码电路是任何存储芯片都必须的一种电路结构，它用于将每一个地址变成One-hot（一位有效）的控制信号来控制存储单元。由于存储单元在阵列中呈矩形阵列式排布，必须有一个译码模块来将存储单元进行定位，目的是让外部控制逻辑，如灵敏放大器等，来对存储单元进行读写操作。译码模块一般分为行译码和列译码，分别对应矩形存储阵列的行和列。外部地址传导到行译码器和列译码器后，两个译码模块都将输出一个 One-hot 的信号连接到存储阵列，这两根信号相交叉的点即是外部电路需要进行读写操作的存储单元。

灵敏放大器电路的目的是将存储阵列中读出的数据的电压进行放大。在前文中对存储单元读写时序的介绍中我们ᨀ到，在读出数据时，我们需要给存储单元施加 PL 脉冲，同时使 WL 变为高电平，从而使铁电电容在位线上释放电荷，释放电荷后位线上便会产生电压。位线上产生的电压有两个特点，一是两根互补的位线上的电压有一定的差距，一根位线上的电压会比另一根位线上的高；二是两根位线上的电压都不是全摆幅，高电压的位线电压达不到电源电压，低电压的位线电压也大于 0。而存储器的外围电路，如数据锁存、ECC 等，都是数字逻辑，只能识别电源电压或接地电压。所以我们需要在存储阵列和外围数字逻辑之间加入一个灵敏放大器，用于将两根位线上的电压放大到全摆幅，放大过后再输出到外围的数字逻辑电路。

ECC 电路全称为错误检查修正（Error Correct Code）电路，它用于对存储数据的检查和修正。ECC 修正存储数据错误的方法是在存储器中添加一些冗余单元，然后将 ECC 编码译码电路放在存储器的数据通路上，对数据进行ECCs 的编码译码设计。当存储器存入 k 位数据时，数据便会经过 ECC 编码电路，编码电路会将 k 位数据编码得到n 位码字，再将 n 位码字存储到冗余的阵列之中。如果存储的数据有任何一位发生错误，则在读取数据时，读出的数据会经过 ECC 译码电路，译码器会将错误进行修正，恢复正确的 k 位数据。具体到本文的存储器设计，k 为32，n 为 6。

控制逻辑模块的作用顾名思义，就是控制电路中其余各个模块的正常工作。具体来说就是，控制逻辑模块会接收来自芯片外部的控制信号，如片选信号、写使能信号、读使能信号等，根据外部信号的行为，产生一定的时序逻辑信号，并输出到电路中的其余模块中，如灵敏放大器、数据锁存、地址锁存等，以控制其他模块的工作。控制逻辑模块是存储器能正常工作的核心模块，只有在这个模块输出的信号控制之下，其他模块才能正常的互相协作运行。

数据通路和地址通路的作用可以理解为暂存数据和地址。对于数据通路而言，芯片外部想要写入存储阵列的数据需要入缓存等待，等待的原因有以下几点：一是我们不一定会将每一次外部写入的数据都单独写入存储阵列，我们有可能需要等待外部连续写入几组数据后，再将数据锁存中的数据一次性写入存储阵列；二是由于 ECC 电路的存在，我们每次将数据写入存储阵列前，都需要将存储阵列中的数据读取出来，然后把新数据存入后重新让 ECC 模块进行编码，然后才能再将数据写入存储阵列；三是控制逻辑模块是控制数据写入存储阵列的模块，但是当外部数据进入存储器后，控制逻辑模块需要一定的时间准备并产生相应的时序控制信号后，才能将数据写入存储阵列。所以由于以上因素，必须有一个数据通路来暂存数据，并且可能不止需要一个数据锁存器（图 2-7 中只画出一个）。对于地址锁存而言，原理跟数据锁存类似，在地址信号进入存储器内部后，需要等待控制逻辑做出相应，地址信号才能传导至译码模块，所以需要一个地址锁存器来作为地址缓存，防止存储器发生错误。 

以上介绍的便是铁电存储器所必需的基本电路架构，这些电路模块是铁电存储器设计中的基础模块。但是由于铁电存储器所使用的铁电电容，相较于其他类型的存储器具有一定的特殊性，我们需要考虑铁电存储器本身的特点，加入其他的辅助电路，以使铁电存储器高效、正确的运行。